已知某CPU有16根地址线、8根数据线,并用 阼为访存控制信号(低电平有效)。现有下列存储芯片:1K×4位ROM、2K×4位ROM、4K×8位ROM、4K×8位RAM、8K×4位RAM、8K×8位RAM和非门、与非门、或非门若干,如下图所示。试对该机存储

admin2013-09-16  37

问题 已知某CPU有16根地址线、8根数据线,并用

阼为访存控制信号(低电平有效)。现有下列存储芯片:1K×4位ROM、2K×4位ROM、4K×8位ROM、4K×8位RAM、8K×4位RAM、8K×8位RAM和非门、与非门、或非门若干,如下图所示。试对该机存储系统进行设计,要求:0~2047为系统程序区,409t5~16383为用户程序区,在不浪费存储容量的基础上使用最少数量的存储芯片。
使用所给门电路画出存储芯片片选逻辑图(片选信号低电平有效)。

选项

答案片 选逻辑图如下,片选信号CS0同时选中2片2K×4位ROM,片选信号CS1选中1片4K×8位RAM,片选信号CS2选中1片8K×8位RAM。 [*]

解析
转载请注明原文地址:https://kaotiyun.com/show/1cxi777K
0

最新回复(0)