2. 工程
  3. 图7—6—7(a)所示电路中，时钟脉冲、复位信号及数据输入信号如图7—6—7(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于( )。[2016、2014年真题] 附：触发器的逻辑状态表为：

图7—6—7(a)所示电路中，时钟脉冲、复位信号及数据输入信号如图7—6—7(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于( )。[2016、2014年真题] 附：触发器的逻辑状态表为：

admin2019-07-11  36
问题 图7—6—7(a)所示电路中，时钟脉冲、复位信号及数据输入信号如图7—6—7(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于(    )。[2016、2014年真题]

附：触发器的逻辑状态表为：
选项 A、0  0
B、0  1
C、1  0
D、1  1
答案A
解析 cp下降沿起作用，存在复位端，J=AQ；通过复位端复位，Q初始值为0，在第一个时钟脉冲下降沿处A为高电平，取值为1，这时J取值0，K取值0，JK触发器发挥保持功能，Q输出为0；当第二个下降沿来临时，A取值为0，通过逻辑关系得知，J依然为0，同理可推得，Q输出为0。
转载请注明原文地址:https://kaotiyun.com/show/5JYf777K
本试题收录于： 基础考试（上午）题库注册土木工程师（岩土）分类
0

基础考试（上午）

注册土木工程师（岩土）

相关试题推荐
随机试题
最新回复(0)