2. 工程
  3. 逻辑电路和输入A、B的时序波形如图7-60所示，当输出F为高电平的时刻是( )。

逻辑电路和输入A、B的时序波形如图7-60所示，当输出F为高电平的时刻是( )。

admin2014-04-09  82
问题 逻辑电路和输入A、B的时序波形如图7-60所示，当输出F为高电平的时刻是(    )。
选项 A、h
B、t2
C、t2
D、t4
答案C
解析 ，因此，只有当t3时，A=1，B=0，使F=1，即高电平，其他时刻F=0，即为低电平。
转载请注明原文地址:https://kaotiyun.com/show/6uwf777K
本试题收录于： 供配电（公共基础）题库注册电气工程师分类
0

供配电（公共基础）

注册电气工程师

相关试题推荐
随机试题
最新回复(0)