2. 自考
  3. 试用下降沿触发的JK触发器设计一个带进位输出的同步五进制加法计数器。

试用下降沿触发的JK触发器设计一个带进位输出的同步五进制加法计数器。

admin2017-10-30  62
问题 试用下降沿触发的JK触发器设计一个带进位输出的同步五进制加法计数器。
选项
答案(1)根据设计要求，设定状态，画出状态转换图如答35(a)图所示。 [*] (2)状态分配，列状态转换编码表如答35表所示。 [*] (3)求各触发器的驱动方程和进位输出方程。画出电路的次态卡诺图如答35(b)图所示。 [*] 由状态卡诺图可分解为答35(c)图的四个卡诺图，分别表示Q2n＋1、Q1n＋1、Q0n＋1和Y这四个逻辑函数。 [*] 由图可得电路的状态方程为 [*] (4)求驱动方程。JK触发器的特性方程为 [*] 则电路的驱动方程为 J2＝Q0nQ1n，K2＝1 J2＝K1＝Q0n [*] Y＝Q2n (6)画逻辑图如答35(d)图所示。 [*] (7)检查能否自启动。利用逻辑分析的方法画出电路完整的状态图，如答35(e)图所示。如 果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、 000。所以电路能够自启动。 [*]
解析
转载请注明原文地址:https://kaotiyun.com/show/AOkx777K
本试题收录于： 模拟数字及电力电子技术题库理工类分类
0

模拟数字及电力电子技术

理工类

相关试题推荐
随机试题
最新回复(0)