2. 工程
  3. 图示时序逻辑电路为( )。 附：触发器的逻辑状态表为：

图示时序逻辑电路为( )。 附：触发器的逻辑状态表为：

admin2019-10-12  63
问题 图示时序逻辑电路为(    )。

附：触发器的逻辑状态表为：
选项 A、左移的三位移位寄存器，寄存数据是010
B、右移的三位移位寄存器，寄存数据是010
C、左移的三位移位寄存器，寄存数据是000
D、右移的三位移位寄存器，寄存数据是000
答案A
解析 由逻辑图可知，三个触发器均为下降沿触发的D触发器。工作之初由复位信号设置触发器的初始状态。=0触发器初态为1，=0触发器初态为0。F2F1F0三个触发器初始信号Q2Q1Q0为101，输入信号D2=Q1=0，D1=Q0=1，D0=Q2=1。由输入信号D的状态及其逻辑状态表可得第一个时钟脉冲的下降沿到来时Q2Q1Q0为011，按照此规律，接下来的时钟脉冲下降沿时刻到来时Q2Q1Q0依次被置为110、101、011、110、…，可见这是一个循环左移寄存器。
转载请注明原文地址:https://kaotiyun.com/show/FNuf777K
本试题收录于： 供配电（公共基础）题库注册电气工程师分类
0

供配电（公共基础）

注册电气工程师

相关试题推荐
随机试题
最新回复(0)