假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器,则在T1周期与T2周期之间至少应插入【  】个等待状态。

admin2009-01-15  50

问题 假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器,则在T1周期与T2周期之间至少应插入【  】个等待状态。

选项

答案5

解析 主频为100MHz的处理器时钟周期为10ns,因此为了能够满足访问50ns的存储器,需要加入至少5个等待状态。
转载请注明原文地址:https://kaotiyun.com/show/KbrZ777K
0

随机试题
最新回复(0)