在PC机中，为使微机处理器与主存(用DRAM芯片构成的)之间的速度得以匹配，目前采用的主要方法是在二者之间加上二级高速缓存(L2Cache)。这种二级高速缓存是用【】芯片构成的。

admin2009-07-15 79

问题在PC机中，为使微机处理器与主存(用DRAM芯片构成的)之间的速度得以匹配，目前采用的主要方法是在二者之间加上二级高速缓存(L2Cache)。这种二级高速缓存是用【】芯片构成的。

选项

答案SRAM或静态存储器或静态随机存储器或静态随机存取存储器

解析由于微处理器的时钟频率不断提升，一旦出现一级缓存未命中的情况，其性能将明显恶化。可采用在微处理器芯片之外再加Cache，称为二级缓存来改善这一状况，它实际上是CPU与主存之间真正的缓冲。

转载请注明原文地址:https://kaotiyun.com/show/WirZ777K

本试题收录于：三级PC技术题库NCRE全国计算机三级分类

三级PC技术

NCRE全国计算机三级

相关试题推荐

随机试题

最新回复(0)

在PC机中，为使微机处理器与主存(用DRAM芯片构成的)之间的速度得以匹配，目前采用的主要方法是在二者之间加上二级高速缓存(L2Cache)。这种二级高速缓存是用【】芯片构成的。

三级PC技术

NCRE全国计算机三级

企业系统规划方法的基本原则不包括

下列关于数据库模式的说法中，正确的是

衡量信息系统成功与否的标准是系统是否投入使用和产生【】。

设有关系模式：SC(sno，cno，grade)，各属性含义依次是学号、课程号、分数。将关系SC中所有选修课程号为‘DB’的学生的分数增加10分，正确的SQL命令是

办公自动化的4大支柱是计算机技术、通信技术、系统科学和【】。

在计算机硬件系统的基本组成中，完成解释指令、执行指令的功能是()。

根据下面的数据段定义：DSEGSEGMENTADW1234HBDB56HCEQUA+1DSEGENDS执行MOVBX,C指令后，BX寄存器中的内容是

教学过程的中心环节是()。

下列叙述中属于滚动支架的适用条件的是()。

隧道周边位移的测量仪器一般采用()。

A公司于2015年1月10日向乙公司销售一批商品并确认收入，2015年2月20日，乙公司因产品质量原因将上述商品退货。甲公司2014年度财务报告批准报出日为2015年3月31日。甲公司对此项退货业务正确的处理方法是()。

某投资项目原始投资为12000元，当年完工投产，预计使用年限为3年，每年可获得现金净流量4600元，则该项目的内含报酬率为()。

场所恐惧症

从概念上讲，性能管理包括______和调节两大功能。

Molting(换羽,脱毛)isoneofthemostinvolvedprocessesofabird’sannuallifecycle.Notwithstandingpreening(梳理羽毛)andconstan

在PC机中，为使微机处理器与主存(用DRAM芯片构成的)之间的速度得以匹配，目前采用的主要方法是在二者之间加上二级高速缓存(L2Cache)。这种二级高速缓存是用【 】芯片构成的。

三级PC技术

NCRE全国计算机三级

企业系统规划方法的基本原则不包括

下列关于数据库模式的说法中，正确的是

衡量信息系统成功与否的标准是系统是否投入使用和产生【】。

设有关系模式：SC(sno，cno，grade)，各属性含义依次是学号、课程号、分数。将关系SC中所有选修课程号为‘DB’的学生的分数增加10分，正确的SQL命令是

办公自动化的4大支柱是计算机技术、通信技术、系统科学和【】。

在计算机硬件系统的基本组成中，完成解释指令、执行指令的功能是()。

根据下面的数据段定义：DSEGSEGMENTADW1234HBDB56HCEQUA+1DSEGENDS执行MOVBX,C指令后，BX寄存器中的内容是

教学过程的中心环节是()。

下列叙述中属于滚动支架的适用条件的是()。

隧道周边位移的测量仪器一般采用()。

A公司于2015年1月10日向乙公司销售一批商品并确认收入，2015年2月20日，乙公司因产品质量原因将上述商品退货。甲公司2014年度财务报告批准报出日为2015年3月31日。甲公司对此项退货业务正确的处理方法是()。

某投资项目原始投资为12000元，当年完工投产，预计使用年限为3年，每年可获得现金净流量4600元，则该项目的内含报酬率为()。

场所恐惧症

从概念上讲，性能管理包括______和调节两大功能。

Molting(换羽,脱毛)isoneofthemostinvolvedprocessesofabird’sannuallifecycle.Notwithstandingpreening(梳理羽毛)andconstan

在PC机中，为使微机处理器与主存(用DRAM芯片构成的)之间的速度得以匹配，目前采用的主要方法是在二者之间加上二级高速缓存(L2Cache)。这种二级高速缓存是用【】芯片构成的。