已知某CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号(低电平有效)。现有下列存储芯片：1 K×4位ROM、2 K×4位ROM、4 K×8位ROM、4 K×8位RAM、8 K×4位RAM、8 K×8位RAM和非门、与非门、或非门若干，如下图所

admin2012-06-21 261

问题已知某CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号(低电平有效)。现有下列存储芯片：1 K×4位ROM、2 K×4位ROM、4 K×8位ROM、4 K×8位RAM、8 K×4位RAM、8 K×8位RAM和非门、与非门、或非门若干，如下图所示。试对该机存储系统进行设计，要求：0～2 047为系统程序区，4 096～16 383为用户程序区，在不浪费存储容量的基础上使用最少数量的存储芯片。
(1)画出主存地址空间分配示意图；
(2)说明使用存储芯片的种类及数量；
(3)使用所给门电路画出存储芯片片选逻辑图(片选信号低电平有效)。