现有4级流水线,分别完成取指、指令译码并取数、运算、回写四步操作。假设完成各部操作的时间依次为100ns、100ns、80ns、50ns。请问: 如果在硬件设计上加以改进,至少需要推迟多少时间?

admin2018-07-17  28

问题 现有4级流水线,分别完成取指、指令译码并取数、运算、回写四步操作。假设完成各部操作的时间依次为100ns、100ns、80ns、50ns。请问:
如果在硬件设计上加以改进,至少需要推迟多少时间?

选项

答案如果硬件上加以改进,可只延迟1个操作时钟周期(100ns)。因为在ADD指令中,运算阶段就已经得到结果了,因此可以通过数据旁路技术在运算结果一得到的时候将结果快速送入寄存器R1,而不需要等到写回阶段完成。流水线中执行情况如下图所示: [*]

解析
转载请注明原文地址:https://kaotiyun.com/show/PyRi777K
0

最新回复(0)