2. 考研
  3. 设某机中，CPU的地址总线为A15～A0，数据总线为D7～D0(A0、D0为最低位)。存储器地址空间为3000H～67FFH。其中3000H一4FFFH为ROM区，选用4K×2的ROM芯片；5000H～67FFH为RAM区，选用2K×4的SRAM芯片。请问

设某机中，CPU的地址总线为A15～A0，数据总线为D7～D0(A0、D0为最低位)。存储器地址空间为3000H～67FFH。其中3000H一4FFFH为ROM区，选用4K×2的ROM芯片；5000H～67FFH为RAM区，选用2K×4的SRAM芯片。请问

admin2019-08-01  43
问题 设某机中，CPU的地址总线为A15～A0，数据总线为D7～D0(A0、D0为最低位)。存储器地址空间为3000H～67FFH。其中3000H一4FFFH为ROM区，选用4K×2的ROM芯片；5000H～67FFH为RAM区，选用2K×4的SRAM芯片。请问：
(1)组成该存储器需要多少片ROM芯片和SRAM芯片?
(2)ROM芯片、SRAM芯片各需连接CPU的哪几根地址线和数据线?
(3)应如何设置片选信号，分别写出各片选信号的逻辑表达式。
选项
答案(1)已知数据总线为8位，ROM区为3000H～4FFFFH，故ROM的容量为8K×8 b：ROM芯片数=(8K×8 b)÷(4K×2b)=8片(分为2组，每组4片)。RAM区为5000H一67FFH，故RAM的容量为6K×8b：SRAM芯片数=(6K×8b)÷(2K×4b)=6片(分为3组，每组2片)。 (2)ROM芯片的容量为4K×2，具有12根地址线、2根数据线，因此ROM芯片的地址线连接CPU地址线的低12位A11～A0，每组ROM内的4片芯片分别连接CPU数据线的D7D6、D5D4、D3D2、D1D0。SRAM芯片的容量为2K×4，具有11根地址线、4根数据线，因此SRAM芯片的地址线连接CPU地址线的低11位A10一A0，每组SRAM内的2片芯片分别连接CPU数据线的D7D6D5D4、D3D2D1D0。 (3)ROM区有2个片选信号，RAM区有3个片选信号，共需5个片选信号，根据地址分配的要求，各片选信号的逻辑表达式如下： CS0=A15A14A13A12 CS1=A15A14A13A12 CS2=A15A14A13A12A11 CS3=A15A14A13A12A11 CS4=A15A14A13A12A11
解析
转载请注明原文地址:https://kaotiyun.com/show/V3Ci777K
本试题收录于： 计算机408题库学硕统考专业分类
0

计算机408

学硕统考专业

相关试题推荐
随机试题
最新回复(0)