2. 工程
  3. 图(a)所示电路中，时钟脉冲、复位信号及数据输入信号如图(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于( )。 附：触发器的逻辑状态表为：

图(a)所示电路中，时钟脉冲、复位信号及数据输入信号如图(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于( )。 附：触发器的逻辑状态表为：

admin2020-07-20  81
问题 图(a)所示电路中，时钟脉冲、复位信号及数据输入信号如图(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于(    )。

附：触发器的逻辑状态表为：
选项 A、131
B、00
C、11
D、10
答案D
解析 触发器cp下降沿触发，存在复位端，通过复位端复位，Q初始值为0，在第一个时钟脉冲下降沿处A为低电平，取值为0，这时J取值1，K取值1，对照触发器的逻辑状态表知Q应该进行取反操作，因此Q输出为1；当第二个下降沿来临时，A取值为1，此时J为0，K为1，对照触发器逻辑状态表知Q输出为0。
转载请注明原文地址:https://kaotiyun.com/show/YjZf777K
本试题收录于： 基础考试（上午）题库一级结构工程师分类
0

基础考试（上午）

一级结构工程师

相关试题推荐
随机试题
最新回复(0)