2. 工程
  3. 图7—6—5(a)所示电路中，复位信号、数据输入及时钟脉冲信号如图(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q分别等于( )。[2014年真题] 附：触发器的逻辑状态表为：

图7—6—5(a)所示电路中，复位信号、数据输入及时钟脉冲信号如图(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q分别等于( )。[2014年真题] 附：触发器的逻辑状态表为：

admin2016-06-30  50
问题 图7—6—5(a)所示电路中，复位信号、数据输入及时钟脉冲信号如图(b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q分别等于(    )。[2014年真题]

附：触发器的逻辑状态表为：
选项 A、0；0
B、0；1
C、1；0
D、1；1
答案D
解析 图示为J－K触发器和与非门的组合，触发时刻为CP脉冲的下降沿，触发器输入信号为：J=Q.A，K=“0”。输出波形如图7—6—4Q96所示。两个脉冲的下降沿后Q96均为高电平。
转载请注明原文地址:https://kaotiyun.com/show/UmZf777K
本试题收录于： 基础考试（上午）题库一级结构工程师分类
0

基础考试（上午）

一级结构工程师

相关试题推荐
随机试题
最新回复(0)